目前，12LP+已在當下火熱的AI訓練芯片領域通過了IP驗證，可以在很大程度上壓縮成本，產生更大價值。另外，格芯也在豐富12nmLP+的IP組合包，目標包括PCIe 3 4 5、USB 2 3主控芯片、HBM2 2e顯存、DDR LP

在過去一段時間里，格芯已經放棄了對于10nm一下制程的研發(fā)投入，同時還大力精簡投資，出售旗下部分晶圓廠。不過，對于其現(xiàn)有的成熟工藝，格芯依舊保持了極高的優(yōu)化熱情。

最近，格芯正式對外宣布，旗下最先進的FinFET 12LP+工藝完成研發(fā)，并已準備正式投產。按照官方說法，12LP+的性能較前代(12LP)增加了20%、面積則減少了10%。這些參數的進步，主要得益于改進的模擬布局設計法則、新的低壓SRAM、獨立 鰭片單元和性能驅動的區(qū)塊優(yōu)化組件。

目前，12LP+已在當下火熱的AI訓練芯片領域通過了IP驗證，可以在很大程度上壓縮成本，產生更大價值。另外，格芯也在豐富12nmLP+的IP組合包，目標包括PCIe 3/4/5、USB 2/3主控芯片、HBM2/2e顯存、DDR/LPDDR4/4X芯片、GDDR6芯片等。

據了解，格芯的12nmLP+將主要放在美國本土紐約州Malta的Fab8工廠生產，今年下半年內會有多套方案流片。

關鍵詞：