在本月初于日本東京舉辦的VLSI Symposium(超大規(guī)模集成電路研討會)期間，臺積電展示了自己設計的一顆小芯片(chiplet)This?；緟?shù)上，Thi
在本月初于日本東京舉辦的VLSI Symposium(超大規(guī)模集成電路研討會)期間，臺積電展示了自己設計的一顆小芯片(chiplet)This?；緟?shù)上，This采用7nm工藝，4.4x6.2mm(27.28 mm²)，CoWos(晶圓基底封裝)，雙芯片結構，其一內(nèi)建4個Cortex A72核心，另一內(nèi)建6MiB三緩。
該芯片采用了一種雙芯片設計，這種技術可以通過添加額外的PHY來進行擴展，芯片不同單元間以及不同芯片之間可以形成互聯(lián)。每個小芯片具有15個金屬層，模具本身僅為4.4毫米×6.2毫米(27.28mm²)。臺積電采用了四個Arm Cortex-A72內(nèi)核，針對turbo頻率大于4GHz電壓操作，配備了高性能單元(7.5T，3p + 3n)并定制設計1級高速緩存單元，這一模塊有兩個L2緩存塊，每個1 MiB，這些是使用它們的高電流位單元實現(xiàn)的，并以半速運行。此外，還有一個大型的6 MiB L3緩存，使用高密度位單元實現(xiàn)，并以四分之一速度運行。
在1.20的電壓下，Cortex內(nèi)核可以達到4 GHz，實測最高達到了4.2GHz(1.375V)。臺積電稱，這款芯片是為高性能計算平臺設計，這也解釋其主頻為何如此驚人。
